岗位职责：
1. 架构与设计： 参与系统方案讨论，负责FPGA子系统的架构设计、模块划分和关键技术指标的实现。
2. 代码实现： 使用Verilog HDL/SystemVerilog/VHDL进行高质量的RTL代码设计、仿真和逻辑综合。
3. 仿真验证： 搭建和维护模块级、系统级仿真测试平台（UVM/类似方法学），进行充分的仿真验证，确保设计功能正确。
4. 调试与测试： 主导FPGA的板级调试，利用逻辑分析仪等工具进行时序分析、性能测试和故障定位。
5. 时序与约束： 进行时序分析，编写时序约束（SDC），优化设计以达到时序收敛和性能目标。
6. 协同工作： 与硬件工程师协作完成PCB设计；与软件工程师协作进行驱动开发和软硬件联调；配合总体开展系统级匹配验证。
7. 文档编写： 撰写详细的设计文档、测试报告和使用手册。
任职要求：
1. 学历与专业： 电子工程、微电子、通信、计算机等相关专业，本科及以上学历。
2. 工作经验：
· 高级FPGA工程师： 5年以上经验，有独立负责复杂FPGA项目或子系统全程开发的经验。
3. 核心技能：
· 精通硬件描述语言： 熟练掌握Verilog或VHDL进行RTL设计，有良好的代码风格。
· 熟悉开发流程与工具： 精通FPGA开发工具链（Vivado/Quartus）。
· 深入理解数字电路： 深刻理解数字逻辑、时序分析、同步/异步设计、时钟域交叉（CDC）等关键概念。
· 仿真与调试能力： 具备丰富的功能仿真和板级调试经验，能快速定位并解决问题。
· 脚本能力： 熟悉Tcl、Python或Shell等脚本语言，用于自动化流程。
优先考虑条件：
1.嵌入式系统开发经验，熟悉基于FPGA的软核（如MicroBlaze, Nios II）或硬核（如Zynq, Agilex）嵌入式系统开发，具有ZYNQ平台开发经验者优先；
2.具有常见密码算法IP核开发经验者优先；
3.熟悉以太网、DDR/DDR2、PCI/PCIE等接口协议。