⼯作职责:
1. 参与芯⽚的规格制定和架构设计，以及解决⽅案的评估；
2. 根据规格书撰写模块/⼦系统设计⽂档；
3. 完成模块级的 RTL 编码和 IP 集成设计, 对模块做综合、时序优化和可测试性设计；
4. 协助 FPGA/硬件加速器⼯程师和软件⼯程师完成 FPGA 原型/硬件加速器测试；
5. 配合后端⼯程师完成布局布线。
岗位要求：
1. 理⼯类专业毕业，三年及以上芯⽚设计和系统设计⼯作经验；
2. 熟悉芯⽚开发流程，熟练掌握芯⽚从架构到⽹表的全流程；
3. 精通 Verilog 和 Systemverilog, 熟悉 linux ⼯作环境及 Perl/Python/Shell/Makefile 等编程脚
本；
4. 数量掌握 VCS、Verdi, DC 等 EDA ⼯具；
5. 具有良好的沟通能⼒和团队合作能⼒；
6. 有较强的抗压能⼒和综合素质；
7. 能够熟练阅读和撰写英⽂⽂档；
8. ⾄少有 1款芯⽚的流⽚经验。
岗位加分项:
1. 有过⼤型以太⽹/路由器交换芯⽚/智能⽹卡芯⽚的设计经验者优先；
2. 有过 CPU/GPU/⽹络处理器芯⽚的系统设计经验者优先。
职位福利：五险一金、年底双薪、带薪年假、定期体检、员工旅游、节日福利