岗位要求：
硬件描述语言（HDL）：必须精通Verilog/VHDL，能够独立完成RTL设计、仿真和验证。

FPGA开发工具链：熟悉Xilinx Vivado、Intel Quartus等工具，掌握IP核集成、时序约束和功耗优化。

数字电路设计：理解高速接口（如PCIe、DDR）、时钟管理、低功耗设计，具备解决信号完整性问题的能力。熟悉以太网交换、通信总线协议开发。

算法实现：能将电力领域的控制算法（如PID、FFT）或通信协议（如IEC 61850、Modbus）高效转换为硬件逻辑。

验证与调试：熟练使用UVM、SystemVerilog等验证方法学，具备板级调试经验（如示波器、逻辑分析仪）。