【逻辑岗位要求】
1、本科及以上学历，电子信息或相关专业，1年以上逻辑开发经验。
2、熟悉verilog/system verilog，有FPGA开发与验证经验优先，能独立承担模块设计与验证的方案开发。
3. 参与部分模块级方案设计、功能实现/优化重构、可行性研究、技术预研 ;
4. 负责产品级ST仿真测试计划制定、平台搭建、测试用例设计与执行等工作；
5. 可独立承担FPGA自验证和维护及阻塞性问题攻关等工作；
6. 能独立开展项目复杂问题定位及功能重构，对团队的工作成果负责。
【岗位关键字】
熟悉Verilog/System Verilog语言，有FPGA开发经验
上班地址：深圳龙岗平湖智造园