工作职责：
1.参与系统级架构或微架构设计，负责模块的Function Spec和 architecture Spec编写。
2.完成RTL代码开发及代码质量检查，协助验证问题定位，优化芯片时序、功耗与面积。
3.编写SDC约束文件，完成预综合及报告检查，解决时间违例问题，确保芯片时序收敛。
4.协同后端团队完成物理设计，提供时序约束与网表优化建议及STA报告检查。
5.支持FPGA/palladium原型验证及硅后调试，协助制定芯片规格书及芯片量产导入支持。
人员要求：
1.本科及以上学历，微电子、电子工程、通信工程等相关专业，5年以上数字IC前端设计经验。
2.精通RTL设计及验证流程，逻辑综合、形式验证（Formality）、等EDA工具（如VCS、Spyglass、PrimeTime）。
3.熟悉以太网通信二三层协议，Traffic Management或者以太网高速接口设计，有以太网交换芯片或路由器芯片开发经验者优先，有PON的设计也可以。
补充信息：
1.公司位置在北京理工大学，交通便利。
2.单位直签合同，待遇优良，发展空间大。